我們大多數人都見過“鎖相環”（或其縮寫，PLL）這個詞。然而，我懷疑我們中很少有人徹底了解 1) PLL 的內部功能以及 2) 該功能如何導致 PLL 的各種使用方式。我在本文中的目標是對基本 PLL 特性提供清晰、直觀的解釋，我們將繼續撰寫其他文章來探討詳細信息。

“鎖相環”一詞出現在多種環境中：微控制器、射頻解調器、振蕩器模塊、串行通信。首先要了解的是，“PLL”并不是指單個組件。PLL 是一個系統— 它由多個經過精心設計并以負反饋配置互連的組件組成。確實，PLL 是作為單個集成電路出售的，因此很自然地將它們視為一個“組件”，但不要因此而分散您的注意力，因為 PLL 類似于（例如）復雜的基于運算放大器的放大器電路，而不是運算放大器本身。

PLL ≥ PD + LPF + VCO

讓我們從一張圖開始：

鎖相環圖

這就是 PLL 的基本原理。讓我們討論三個基本組成部分。

相位檢測器（不幸的是）并不是真正的相位檢測器，但這是標準術語。PLL中的相位檢測器實際上是相位差檢測器，即，它接受兩個周期性輸入信號并產生表示兩個輸入之間的相位差的輸出信號。

相位檢測器的輸出不是與相位差成比例的直接模擬信號。簡單的模擬信號就在那里，但它與高頻內容相結合，使信號看起來與您可能期望的非常不同。因此需要低通濾波器：它抑制高頻分量并將鑒相器的輸出轉換為可以控制 VCO 的輸出。

你猜對了，壓控振蕩器就是一個由電壓控制的振蕩器。更具體地，由振蕩器產生的周期信號的頻率由電壓控制。因此，VCO 是一個可變頻率振蕩器，允許外部電壓影響其振蕩頻率。對于 PLL，控制電壓是經過低通濾波的相位檢測器信號。

波形

在我們討論負反饋行為之前，讓我們將討論轉移到實際領域。我們將查看數字 PLL 產生的一些波形。您可能會將 PLL 設想為主要是模擬系統，這很好，但嘗試數字系統（在我看來）更簡單。需要記住的重要一點是，相同的概念適用于模擬和數字實現。如果您了解這些數字波形發生了什么，您就可以大致了解 PLL 信號。

在數字 PLL 中，鑒相器所需的只是一個異或門。如您所知，只有當兩個輸入不同時，異或門才會產生邏輯高輸出。如果將此行為擴展到兩個輸入均為方波的情況，則 XOR 變為“異相檢測器”：

異或門 PLL 圖 1

這兩個方波具有較小的相位差，因此它們在周期的一小部分內處于不同的邏輯狀態。當邏輯狀態不同時，XOR 輸出為高電平。如果相位差變大，XOR 輸出在邏輯高電平上花費更多時間：

異或門 PLL 圖 2

這就是異或門作為相位檢測器的作用：隨著相位差的增加，輸出在周期的大部分時間處于邏輯高電平。換句話說，XOR 輸出的占空比以及平均值與相位差成正比。

下一步是使用該平均值作為 VCO 的控制信號，這就是低通濾波器的作用：

異或門 PLL 圖 3

綠色跡線是帶有一點紋波的平均值，是通過將相位檢測器信號傳遞通過簡單的 RC 低通濾波器而產生的（如果您使用過“PWM DAC ”，您可能會認識到這種技術，該技術是一種數模轉換器，通過對脈寬調制信號進行低通濾波來發揮作用）。該跡線標記為“ctrl”，因為這是我們可以用來控制（即改變其頻率）VCO 的信號。

關閉循環

PLL 可以以各種巧妙的方式使用，但基本功能是將輸出頻率“鎖定”到輸入頻率。（它們還將輸出相位鎖定到輸入相位，正如您從“鎖相環”名稱中所期望的那樣，但它是一種不同類型的鎖定。）鎖定操作是通過負反饋實現的，即通過路由輸出信號返回鑒相器（如上圖所示）。

根據我的經驗，試圖徹底了解 PLL 將輸出頻率鎖定到輸入頻率的確切過程就像試圖抓住一塊霧并將其握在手中。它就在你面前，你知道它是真實的，你或多或少知道它是什么，但當你真正嘗試觀察它并理解它時，它就溜走了。我們將在以后的文章中進一步討論這個過程。現在，我將向您介紹一些重要的要點，以幫助您思考這個有趣的功能。

僅當兩個輸入頻率相等時（如上例所示），鑒相器才會產生恒定的占空比（因此產生恒定的平均值）。不同的頻率會導致占空比周期性變化：

PLL 周期性變化周期 1
PLL 周期性變化周期 2

因此，控制電壓將繼續上下漂移，直到輸出頻率等于輸入頻率。

為了建立鎖定，PLL 必須做的不僅僅是使輸出頻率等于輸入頻率。它還必須建立輸入輸出相位關系，以產生適當的控制電壓。

PLL 無法直接控制 VCO 信號的相位。調節VCO相位的方法是調節頻率，因此頻率變化將持續，直到實現頻率鎖定和相位鎖定。