由差分信號(hào)驅(qū)動(dòng)的差分電路不產(chǎn)生偶次諧波。在本文中，我們將討論要減少二次諧波失真，有必要采用對(duì)稱的 PCB 布局。即使看似與對(duì)稱布局的輕微偏差也會(huì)將二次諧波的幅度提高幾個(gè)分貝。

我們還將討論實(shí)際上決定設(shè)計(jì)的偶次失真性能的是信號(hào)路徑對(duì)稱性而不是組件對(duì)稱性。
 
衰減二次諧波的基本技術(shù)

通過差分信號(hào)驅(qū)動(dòng)對(duì)稱結(jié)構(gòu)通常是抑制二次諧波的基本技術(shù)。讓我們看看這種技術(shù)是如何工作的。
假設(shè)我們的非線性電路是無記憶的（即任何時(shí)刻的輸出只依賴于同一時(shí)刻的輸入）。我們可以使用以下等式來近似非線性輸入輸出特性：
 
vout(t)=α1vin(t)+α2vin2(t)+α3vin3(t)+α4vin4(t)+...vout(t)=α1vin(t)+α2vin2(t)+α3vin3(t)+α4vin4(t)+...
 
其中 vin(t)vin(t) 和 vout(t)vout(t) 分別是電路輸入和輸出信號(hào)。

在這個(gè)等式中，系數(shù) α1α1 指定電路的線性增益，α2α2 表征二次諧波失真。為了分析二次諧波，我們可以忽略高階失真系數(shù) (α3,α4,?)(α3,α4,?) 得到以下簡(jiǎn)化方程：
 
vout(t)=α1vin(t)+α2vin2(t)vout(t)=α1vin(t)+α2vin2(t)
 
如果我們使用該電路的兩個(gè)副本，一個(gè)用輸入 vin(t)vin(t) 激勵(lì)，另一個(gè)用 ?vin(t)?vin(t) 激勵(lì)，我們將獲得以下輸出:
 
vout,+(t)=α1vin(t)+α2vin2(t)vout,+(t)=α1vin(t)+α2vin2(t)
vout,?(t)=α1(?vin(t))+α2(?vin(t))2=?α1vin(t)+α2vin2(t)vout,?(t)=α1(?vin(t))+α2(?vin(t))2=?α1vin(t)+α2vin2(t)
 
減去這兩個(gè)輸出，我們有：
 
vout,+(t)?vout,?(t)=2α1vin(t)vout,+(t)?vout,?(t)=2α1vin(t)
 
雖然各個(gè)電路會(huì)產(chǎn)生二次諧波，但差分輸出可以理想地抑制失真分量。這是差分操作的一個(gè)非常重要的特性，并解釋了為什么由差分信號(hào)驅(qū)動(dòng)的差分電路不產(chǎn)生偶次諧波。
實(shí)際上，差分電路可能無法完全抑制偶次諧波。然而，與奇次諧波相比，差分結(jié)構(gòu)的偶次諧波通常可以忽略不計(jì)。 
 
示例：差分 ADC 接口可以降低二次諧波

下圖顯示了一個(gè)示例應(yīng)用，其中兩個(gè)單端信號(hào)路徑用于創(chuàng)建到 ADS5500 的差分接口，ADS5500是TI 的 14 位、125-MSPS 模數(shù)轉(zhuǎn)換器。 

圖 1，圖片由TI提供。

變壓器將單端輸入轉(zhuǎn)換為差分信號(hào)。經(jīng)過變壓器后，兩條信號(hào)路徑完全相同。

值得一提的是，在實(shí)踐中，變壓器輸出并不是理想的差分信號(hào)——兩個(gè)輸出之間可能存在相位和/或幅度不平衡。這些不平衡會(huì)增加二次諧波失真。可以看出，二次諧波幅度受相位不平衡的影響比受幅度不平衡的影響更嚴(yán)重。
 
布局對(duì)稱性是二次諧波抑制的

除了在兩個(gè)信號(hào)路徑中使用相同的組件外，我們還需要采用對(duì)稱的 PCB 布局來限度地消除二次諧波。非對(duì)稱布局將阻止我們充分利用信號(hào)鏈中有源模擬模塊（例如 ADC 和運(yùn)算放大器）的線性度。
例如，考慮如下所示的 ADC 接口。 

圖 2.  AD9266 ADC 的 ADC 接口。圖片由Analog Devices提供。

該 ADC 接口使用雙巴倫配置（如下所示）將單端輸入轉(zhuǎn)換為差分信號(hào)。

圖 3.用于單端到差分轉(zhuǎn)換的雙巴倫拓?fù)洹?br>

對(duì)于以 SNR 為關(guān)鍵參數(shù)的應(yīng)用，這是一種常見的電路拓?fù)洹Ｅc僅使用單個(gè)巴倫的結(jié)構(gòu)相比，雙巴倫配置可以減少差分輸出之間的相位和幅度不平衡。AD9266  （Analog Devices 的 16 位 1.8 V ADC）數(shù)據(jù)表建議使用雙平衡-不平衡變壓器結(jié)構(gòu)來實(shí)現(xiàn)大于約 10 MHz 的頻率。

應(yīng)仔細(xì)注意此級(jí)的布局，以盡量減少二次諧波失真。
 
雙巴倫結(jié)構(gòu)的示例布局

雙巴倫結(jié)構(gòu)的兩種可能布局如圖 4 和圖 5 所示。
圖 4 不是一個(gè)理想的布局，因?yàn)閺?T1 到 T2 的走線對(duì)于上下信號(hào)路徑是不同的（即，x1 和 x2 不相同）。
這種布局的另一個(gè)問題是 T2 的兩個(gè)接地焊盤不對(duì)稱。

圖 4.雙巴倫配置的非對(duì)稱布局。

圖 5 顯示了該電路的另一種布局。在這種情況下，連接 T1 和 T2 的走線運(yùn)行到中點(diǎn)（上路徑為 n1，下路徑為 n2），然后連接到 T2 的相應(yīng)焊盤。這使得兩條路徑相同。此外，請(qǐng)注意對(duì)稱走線用于 T2 的兩個(gè)接地焊盤。

圖 5.對(duì)稱布局。

雖然這些調(diào)整可能看起來很微妙，但它們可以對(duì)設(shè)計(jì)的失真性能產(chǎn)生顯著影響。與圖 4 所示的布局相比，圖 5 的對(duì)稱布局可以將二次諧波幅度降低約 5dB。 
 
元件對(duì)稱性與信號(hào)路徑對(duì)稱性

要獲得對(duì)稱布局，我們有時(shí)可以從根據(jù)對(duì)稱線放置組件開始。例如，上面圖 2 中的電阻器和電容器可以如圖 6 所示放置。

圖 6

對(duì)于電阻器和電容器等兩端元件，對(duì)稱元件放置應(yīng)導(dǎo)致對(duì)稱布局。

但是，非對(duì)稱包不是這種情況。例如，考慮一個(gè)采用 SOIC-8 封裝的運(yùn)算放大器。如圖 7 所示，相對(duì)于一條對(duì)稱線放置其中兩個(gè)封裝不會(huì)創(chuàng)建對(duì)稱布局。在此示例中，與下部運(yùn)算放大器的反相輸入相比，上部運(yùn)算放大器的反相輸入更遠(yuǎn)離對(duì)稱線。換句話說，d1 > d2。 

圖 7 

在這些情況下，我們必須考慮沿信號(hào)流路徑的不同對(duì)稱線，以保持信號(hào)對(duì)稱性。
考慮下圖：

圖 8

下圖顯示了改變對(duì)稱線如何讓我們保持運(yùn)行到運(yùn)算放大器反相輸入和運(yùn)算放大器輸出的走線的信號(hào)路徑對(duì)稱性。