對于各具特色的移動電話、移動GPS設備和消費電子小玩意等電池供電的便攜式設備應用來說，高端負載開關一直受到眾多工程師和設計人員的青睞。本文將以易于理解的非數學方式全方位介紹基于MOSFET的高端負載開關，并討論在設計和選擇過程中必須考慮的各種參數。 

高端負載開關的定義是：它通過外部使能信號的控制來連接或斷開至特定負載的電源(電池或適配器)。相比低端負載開關，高端負載開關“流出”電流至負載，而低端負載開關則將負載接地或者與地斷開，因此它從負載“汲入”電流。 

高端負載開關不同于高端電源開關。高端電源開關管理輸出電源，因此通常會限制其輸出電流。相反地，高端負載開關將輸入電壓和電流傳遞給“負載”，并且它不具備電流限制功能。 

高端負載開關包含三個部分： 

1. 傳輸元件：本質上是一個晶體管，通常為一個增強型MOSFET。傳輸元件在線性區工作，將電流從電源傳輸至負載，就像一個“開關”(與放大器相對應)。  

2. 柵極控制電路：向傳輸元件的柵極提供電壓來控制導通或關斷。它還被稱為電平轉換電路，外部使能信號通過電平轉換來產生足夠高或者足夠低的柵極電壓(偏置電壓)來全面控制傳輸元件的導通和關斷。 

3. 輸入邏輯電路：主要功能是解釋使能信號，并觸發柵極控制電路來控制傳輸元件的導通和關斷。 

傳輸元件 

傳輸元件是高端開關最基本的組成部分。最經常考慮的參數，特別是開關導通時的阻抗(R_DSON)，與傳輸元件的結構和特性有直接關系。 

由于增強型MOSFET一般在工作期間消耗的電流較少，在關斷期間泄漏的電流也較少，并且具有比雙極晶體管更高的熱穩定性，所以被廣泛用作高端負載開關中的傳輸元件。本文將專門介紹基于增強型MOSFET的傳輸元件。增強型MOSFET傳輸元件可以是N溝道FET，也可以是P溝道FET。 

當N溝道FET的柵極電壓(V_G)比其源極電壓(V_S)和漏極電壓(V_D)高出一個閾值(V_T)時，N溝道FET就會被完全轉換至導通狀態或者工作于其線性區。以下式子給出了導通條件的數學表達式： 

V_G－V_S＝V_GS＞V_T 

V_G－V_T＞V_D

或者是，  

V_GS－V_T＞V_DS 

其中，V_G為柵極電壓、V_S為源極電壓、V_D為漏極電壓、V_T為FET的閾值電壓、V_GS為柵－源極壓降、V_DS為漏－源極壓降，所有參數均為正。 

圖1：具有內置電荷泵的N溝道FET高端負載開關。

當N溝道FET導通時，漏極電流I_D為正，從漏極流向源極(如圖1和圖2所示)。當P溝道FET的柵極電壓(V_G)比其源極電壓(V_S)和漏極電壓(V_D)低出一個閾值(V_T)時，P溝道FET就會被完全轉換至導通狀態或者工作于其線性區：

圖2：具有額外VBIAS輸入的N溝道FET高端負載開關。

V_S－V_G＝V_SG＞V_T 

V_D－V_T＞V_G

或者是， 

V_SG－V_T＞V_SD  

其中，V_G為柵極電壓、V_S為源極電壓、V_D為漏極電壓、V_T為FET的閾值電壓、V_SG為源柵極壓降、V_SD為源漏極壓降，這里的所有參數也均為正的。

當P溝道FET處于導通狀態時，漏極電流I_D為負，從源極流向漏極(圖3)。N溝道FET將電子用作“多數載流子”，與P溝道FET的“多數載流子”空穴相比，電子具有更高的移動率。這意味著，在相同的物理密度下，N溝道FET比P溝道FET具有更高的跨導，從而使得在導通狀態期間產生較低的漏－源極阻抗(即R_DSON)。N溝道FET的R_DSON一般為相同尺寸的P溝道FET的R_DSON的1/3~1/2，漏極電流I_D也會高出相應的倍數(未考慮連接線厚度和封裝等其它限制參數)。這還表示，對于相同的R_DSON和I_D，N溝道FET一般需要較少的硅片，因此它的柵極電容和閾值電壓比P溝道FET要低。 

圖3：P溝道FET高端負載開關。

此外，由于當開關導通時N溝道FET的V_D比V_G低V_T，并且V_D一般與V_IN相連，因此有可能傳遞給負載的V_IN非常低。理論上講，N溝道FET開關的V_IN可以低至接近GND，并且不高于V_G-V_T。另一方面，P溝道FET開關傳遞給負載的V_IN(與V_S相連)總是高于V_G+V_T。但這并不表示在任何情況下選擇傳輸元件時N溝道FET都比P溝道FET好。 

如上所述，N溝道FET的一個基本屬性是開關導通時工作在線性區，V_G要比V_D高V_T。但是，由于V_D幾乎總是與V_IN(通常是開關的最高電壓)相連，因此V_G必須從現有電壓(如外部使能信號EN)進行由低向高的電平轉換，或者通過直流偏移進行從低向高的偏置，直流偏移是單個新的高壓軌，通常被稱為“V_BIAS”。  

如果柵極電壓從使能信號進行從低向高的電平轉換，通常需要一個電荷泵作為附加的內部電路。電荷泵需要一個內置的振蕩器，芯片上至少需要一個“快速”(flying)電容器，從而產生柵極電壓(通常是在導通過程中的多個使能信號)。這當然增加了設計復雜性和硅片大小，從而抵消了N溝道FET因R_DSON較低所帶來的硅片縮小的優勢。當負載電流相對較低(幾安培)時，電荷泵確實會增加硅片面積，并且增加的面積比R_DSON所能縮小的面積要大，這使得N溝道開關解決方案的成本和設計復雜性要高于P溝道開關方案。更多細節如圖1所示。 

如果柵極電壓通過直流偏移V_BIAS進行從低向高的偏置，就不再需要電荷泵，從而硅片面積的增加也不再是主要問題。但是由于可能不具備額外的高壓軌(這是大多數電池供電的設置和器件都需要的)，因此這可能不是系統級的最佳解決方案(圖2)。 

而在P溝道FET中，V_G通常低于V_S(與V_IN相連)。只要開關導通時V_S保持在V_G±V_T的范圍，那么它將始終工作在線性區，并且不需要特定的內部電路或外部電壓軌。這是通過采用柵極控制電路將使能信號的電平從高向低轉換至適當的V_G電平來實現的。此方案不需要太多的電路或者額外的硅片面積(見圖3)。 

N溝道高端負載開關通常是要求極低R_DSON的高功率系統或者要求將接近GND的低V_IN傳遞給負載的低輸入電壓系統的理想選擇。另一方面，P溝道高端負載開關在要求設計復雜度不高的低功率系統或者要求將高V_IN傳遞給負載的高輸入電壓系統中具有一定優勢。 

柵極控制  

柵極控制電路或者電平轉換電路通過控制MOSFET的V_G來實現其導通或關斷。柵極控制電路的輸出由從輸入邏輯電路收到的輸入直接決定。  

在導通期間，柵極控制電路的主要任務是對使能信號進行電平轉換，以產生高(N溝道)或低(P溝道)V_G來完全導通開關。同樣，在關斷期間，柵極控制電路產生低(N溝道)或高(P溝道)V_G來完全關斷開關。 

許多高端負載開關都在柵極控制電路中采用“斜率控制”或“軟啟動”功能。斜率控制功能可以在開關導通時限制V_G的上升速度，從而逐步產生I_D。其目的是為了保護負載不受過多“電涌”的影響，電涌有可能導致栓鎖等故障。  

負載有時不僅僅具有阻抗性，也會具有高容性。因此，當開關關斷時，聚集在容性負載上的電荷不會迅速放電，這會導致負載沒有完全關斷。為了避免這種情況，一些高端負載開關加入了“活動負載放電”功能，其目的是提供一個電流通路，在開關關斷時使容性負載迅速放電。通常采用一個小型低端FET來實現該功能。圖4是該方法的示意圖，其中，底部N溝道FET的柵極與柵極控制內核相連，漏極與負載相連，當頂部的主開關P溝道FET關斷時，底部的N溝道FET導通，以使容性負載放電。

圖4：MIC94060/1/2/3P溝道高端負載開關產品結構圖。

輸入邏輯 

輸入邏輯電路的唯一功能是解釋使能信號，并將正確的邏輯電平傳遞給柵極控制電路，以便柵極控制電路能夠以輸入邏輯電平控制傳輸元件的導通和關斷。輸入邏輯電路只采用下拉電阻就可以實現。 

在某些情況下，使能信號和柵極控制電路之間需要緩沖器。這是因為使能信號無法為柵極控制電路提供足夠的驅動電流來驅動V_G，而緩沖器卻可以充當額外驅動電流的來源。 

關鍵應用參數 

工程師在設計中采用高端負載開關時需要考慮一些關鍵應用參數。 

第一個關鍵參數是I_D。這是在設計周期早期選擇的系統級參數。高端負載開關的I_D由MOSFET物理特性(N溝道或P溝道)、MOSFET的尺寸、連接線的物理特性(長度和厚度)以及封裝的熱性能等參數決定。通常，高I_D開關為N溝道，采用熱增強型封裝，而低I_D開關為P溝道，采用小型封裝。 

第二個關鍵參數為R_DSON。當選定I_D時，R_DSON越低就越好。這是因為較低的R_DSON可以提高總效率、降低V_IN和負載之間的壓降并減輕開關的散熱壓力。 

表1：N溝道FET開關和P溝道FET開關的比較。

如果I_D和R_DSON都已確定，設計人員通常會考慮開關的以下四個關鍵參數：動態響應、關斷電源電流、關斷泄漏電流和封裝尺寸。 

對于高端負載開關，動態響應是指負載電壓隨著使能信號邏輯電平的變化從GND升至V_OUT(=V_IN-R_DSON×I_D)或者從V_OUT降至GND所用的時間。 

當使能信號在傳播延遲或導通延遲時間(t_{ON_DLY})之后使能時(由柵極控制電路和輸入邏輯電路引起)，V_G將轉換至導通開關所需的足夠高(或足夠低)的電平。此時，負載上的輸出電壓(N溝道FET開關的輸出電壓為V_S，P溝道FET開關的輸出電壓為V_D)開始上升，電壓達到滿V_OUT所用的時間稱為導通上升時間(t_{ON_RISE})。要求快速響應的應用需要t_{ON_DLY}和t_{ON_RISE}足夠短，而需要軟件啟動來限制電涌的應用則要求t_{ON_DLY}和t_{ON_RISE}相對較長，這取決于系統要求。  

同樣，當使能信號在傳播延遲或關斷延遲時間(t_{ON_DLY})之后使能無效時，V_G將轉換至關斷開關所需的足夠低(或足夠高)的電平。此時，負載上的輸出電壓從滿V_OUT開始下降，電壓下降到GND所用的時間稱為關斷下降時間(t_{OFF_FAIL})。通常要求t_{OFF_DLY}和t_{OFF_FAIL}足夠短，以便負載能夠迅速被關斷。如果負載具有較大的容性元件，活動負載放電功能將有助于減小t_{OFF_FAIL}。 

關斷電源電流和關斷泄漏電流也是需要考慮的重要參數，特別是在設計需要較長的電池工作時間的電池供電設備時。關斷電源電流是內部電路在開關關斷時消耗的電流。關斷泄漏電流是開關關斷時MOSFET傳遞給輸出的電流。關斷電源電流和關斷泄漏電流越低，系統總效率就越高。對于電池供電的應用，這可以獲得更長的電池工作時間。 

對于封裝尺寸(管腳面積和外形輪廓)而言，很明顯是越小越好。特別是對于空間有限的低電流系統(電池供電的手持設備)中使用的P溝道開關，情況更是如此。  

Micrel半導體公司提供一套完整的P溝道FET高端負載開關，目標市場為電池供電的便攜式設備。最新成員MIC94060/1/2/3產品系列擁有業內領先的關鍵參數，而這些參數都是設計師們最關心的。 

表2：MIC94060/1/2/3與其它產品的比較。

從表2可看出，MIC94060/1/2/3可在2A電流等級提供75m?的最佳R_DSON。此外，它還具有市場上最低的關斷電源電流和關斷泄漏電流，具有導通和關斷狀態下出色的動態響應以及1.2×1.6mm的最小MLF封裝。因此，在文章開頭提到的那些電池供電的便攜式設備中，MIC94060/1/2/3已經確立了其性能領先的地位。